來源：未來智庫

投資摘要

關鍵結論與核心邏輯

數十年來，集成電路制造踏著摩爾定律的節奏快速發展，邏輯芯片的特征尺寸 已發展至 5nm，存儲芯片堆疊層數達到 128 層。CMP 成為集成電路制造全局 平坦化的重要制程，每一片晶圓在制造中都會經歷幾道甚至幾十道的 CMP 拋 光工藝步驟，而拋光對象分門別類，平坦化要求日趨復雜，因此 CMP 對于集 成電路制造良率十分關鍵。

其中拋光墊是 CMP 的核心基礎材料，決定 CMP 核心效果，重要性持續提升。拋光墊具有技術、專利、客戶體系等較高行業壁壘，而全球拋光墊市場目前被 陶氏等海外公司壟斷 90%市場，因此國內企業具有廣闊替代空間。

2020 年將是國產晶圓制造企業崛起元年，隨著中游制造技術能力趕超世界先進， 產能有望迅速翻番增長。以中芯國際、長江存儲、合肥長鑫等為代表的國內晶 圓制造廠將重塑國產半導體產業鏈，核心材料國產化配套勢在必行。根據市場 預估，全球 CMP 市場復合增長率約 6%。隨著未來國內晶圓廠大幅投產，測算 預計未來 5 年中國 CMP 墊市場規模增速可超 10%，2023 年可達約 30 億元， 未來可達 50 億元以上。國內 CMP 拋光墊技術上已具備替代海外產品的能力， 國產供應商即將迎來 1~N 的跨越式發展。我們看好 CMP 拋光墊相關龍頭公司 的發展前景。

CMP 是集成電路制造關鍵制程，拋光墊是核心耗材

平坦化要求日趨復雜，CMP 為集成電路制造關鍵制程

CMP 全稱為 Chemical Mechanical Polishing，即化學機械拋光，是普通拋光技術 的高端升級版本。集成電路制造過程好比建房子，每搭建一層樓層都需要讓樓層足 夠水平齊整，才能在其上方繼續搭建另一層樓，否則樓面就會高低不平，影響整體 可靠性，而這個使樓層整體平整的技術在集成電路中制造中用的就是化學機械拋光 技術。

CMP 是通過納米級粒子的物理研磨作用與拋光液的化學腐蝕作用的有機結合，對 集成電路器件表面進行平滑處理，并使之高度平整的工藝技術。當前集成電路中主 要是通過 CMP 工藝，對晶圓表面進行精度打磨，并可到達全局平整落差100A。~1000A。（相當于原子級 10~100nm）超高平整度。而未經平坦化處理，晶片起伏 隨著層數增多變得更為明顯，同層金屬薄膜由于厚度不均導致電阻值不同，引起電 致遷移造成電路短路。起伏不平的晶片表面還會使得光刻時無法準確對焦，導致線 寬控制失效，嚴重限制了布線層數，降低集成電路的使用性能。

摩爾定律下，代工制程節點不斷縮小，布線層數持續增加，CMP 成為關鍵制程。1991 年IBM 公司首次成功地將CMP 技術應用到動態隨機存儲器的生產以來，隨 著半導體工業踏著摩爾定律的節奏快速發展，芯片的特征尺寸持續縮小，已發 展至 5~7nm。CMP 已成功用于集成電路中的半導體晶圓表面的平面化。根據不同 工藝制程和技術節點的要求，每一片晶圓在生產過程中都會經歷幾道甚至幾十道的 CMP 拋光工藝步驟。

隨著特征尺寸的縮小，以及布線層數增長，對晶圓平坦化精度要求不斷增高， 普通的化學拋光和機械拋光難以滿足在當前集成電路 nm 級的精度要求，特別 是目前對于 0.35um 制程及以下的器件必須進行全局平坦化，CMP 技術能夠全 局平坦化、去除表面缺陷、改善金屬臺階覆蓋及其相關可靠性，從而成為目前 最有效的拋光工藝。

CMP 主要運用在在單晶硅片拋光及多層布線金屬互連結構工藝中的層間平坦 化。集成電路制造需要在單晶硅片上執行一系列的物理和化學操作，同時隨著 器件特征尺寸的縮小，需要更多的生產工序，其中 90nm 以下的制程生產工藝 均在 400 個工序以上。就拋光工藝而言，不同制程的產品需要不同的拋光流程， 28nm制程需要12~13次CMP，進入10nm制程后CMP次數將翻倍，達到25~30 次。 http://www.fyeahblog.com/chaogufangfa/181485.html